7 صفحه ترجمه + متن لاتین

خلاصه:

 در سالهای اخیر، توان نشتی بر توان دینامیکی در مدارهای CMOS VLSI در مقیاس نانو برتری یافته اند. این مقاله پژوهشی مکانیسم های مختلف نشتی که شامل جریان نشتی دریچه و زیرآستانه است را توضیح می دهد. یک روش جدید کاهش جریان نشتی پیشنهاد می شود که مبتنی بر تکنیک جایگزینی دریچه متعارف است. این روش در مدارهائی که دارای عمر منطقی بالاتری هستند، موثر تر است. یک آنالیز مقایسه ای بین مکانیسم های جایگزینی دریچه اصلاح شده و دریچه متعارف انجام می شود. با استفاده از تکنیک اصلاح شده، جریان نشتی کلی و تعداد جایگزینی ها در مقایسه با تکنیک های متعارف به ترتیب 13.5% و 33.5% کاهش داده می شوند.