19 صفحه ترجمه + متن لاتین

خلاصه:

جریان های نشتی در حال گسترش MOSFET در تکنولوژی های نانومتر نگرانی اصلی طراحی های کارآمد دارای عملکرد و توان بالا است. مدیریت توان دینامیکی از طریق قطع – توان در کاهش توان نشتی موثر است، اما جریان های توان- بالائی تولید می کند که بر قابلیت اطمینان مدار تاثیر می گذارد. محققان یک مطالعه عمقی را برروی مدلبندی جریان های راه اندازی و جریان نشتی در محیط های های طراحی ارائه می دهند. آنها یک روش را برای تخمین حوزه مدار، جریان راه اندازی ماکسیمم، جریان نشتی ماکسیمم و مینیمم برای هر تابع منطقی داده شده ارائه می دهند. مقیاس های جدید تخمین با استفاده از تعداد کمی از مدارها براساس ترکیب منطقی و آنالیز در سطح دریچه ایجاد می شوند، اما هیچ ترکیب منطقی و آنالیز دریچه ای در طول تخمین در سطح مدار مورد نیاز نمی باشد. در مقایسه با آنالیزهای منطقی زمانبر و آنالیزهای دریچه ای، میانگین خطاها برای مدارهای برای پروژه طراحی صنعتی 23.59%، برای جریان های راه اندازی ماکسیمم 21.44%، برای جریان نشتی ماکسیمم 15.65% و برای جریان نشتی مینیمم 6.21% است. در مقابل، تخمین های مبتنی بر ترکیب سریع به یک اختلاف 11 در دریچه منجر می شود که بیانگر یک جمعگر 8 بیتی است.